## This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

¬(11) 57-143838 (A)

(43) 6.9.1982 (19) JP (22) 27.2.1981


(21) Appl. No. 56-29669


(71) MITSUBISHI DENKI K.K. (72) HIROSHI SHIBATA(3)


A (51) Int. Cl3. H01L21/60,H05K3/34

PURPOSE: To obtain high mounting density by a method wherein a bump electrode formed on one substrate and another electrode formed on another substrate are welded together in such a manner that the latter electrode is pushed into the former.

CONSTITUTION: After electrode pattern is formed on a silicon substrate 1 a solder bump part 6 is formed ad made semisphere by heating. Resistor film pattern is formed on a ceramic substrate 11, electrolytic plating of metal such as copper is applied and the resistor film is removed, so that metal columns are formed. Metal cones 22' are formed by electrolytic etching in electrolyte. Then the positions of the electrode 22' on the ceramic substrate and the bump 6 on the chip are adjusted and then fixed by pushing the pointed metal cone 22' into the solder bump 6 by compression. In this condition, the solder is reflowed at high temperature, so that satisfactory contact of the bump 6 and the metal cone 22' is obtained.







(9) 日本国特許庁 (JP)

⑩特許出願公開

⑩公開特許公報(A)

昭57-143838

⑤Int. Cl.³H 01 L 21/60H 05 K 3/34

識別記号

庁内整理番号 6819-5F 6240-5F 砂公開 昭和57年(1982)9月6日

発明の数 1 審査請求 有

(全 4 頁)

の 半導体装置の製造方法

②特 願 昭56-29669

20出

顧 昭56(1981)2月27日

@発 明 者 柴田浩

伊丹市瑞原4丁目1番地三菱電 機株式会社エル・エス・アイ研 究所内

⑩発 明 者 近藤隆

伊丹市瑞原 4 丁目 1 番地三菱電 機株式会社エル・エス・アイ研 究所内 仍発 明 者 小原雅信

伊丹市瑞原4丁目1番地三菱電 機株式会社エル・エス・アイ研 究所内

⑩発 明 者 中田秀文

伊丹市瑞原4丁目1番地三菱電 機株式会社エル・エス・アイ研 究所内

**加出 願 人 三菱電機株式会社** 

東京都千代田区丸の内2丁目2 番3号

番り写

個代 理 人 弁理士 葛野信一 外1名

明 細

1. 発明の名称

C. 25.57

半導体装置の製造方法

2. 特許請求の範囲

第 1 基板に設けられたパンプ状の第 1 電値と 第 2 基板に設けられた第 2 電極とを容着するも のに応て、第 2 電極に食い込ませた状態で両電 値を溶着するようにした半導体装置の製造方法。

8. 発明の詳細な説明

本発明は半導体チップを配線層を有する基板と 格層組立てる半導体装置の製造方法に関するもの である。特に一枚のセラミック基板上に、多数個 のチップを搭載する高密度実装技術に関するもの で、本発明を用いることによつて、限りなく高密 度の実装を可能にするものである。

すでに高密度実装のためと、LBIの性能向上のためと、リード接続の信頼性向上のために、フリップチンプ方式の銀立技術がある。

本発明はこの技術に関連するもので、まず、 C の従来の方法について述べる。

即ち、セラミック基板の中に外部リード級のと、ランドのをスルーホールの中、金属膜のを地じて 延気的に接続したのを写真製版技術などによつて 金属配線層のを形成し、その上に、網、クロムなどの金属によつて金属膜のを形成する。更に必要 に応じて鉛、場などの金属によるヘンダ層のを形成する。この場合ヘンダ層を設けるのは、シリコ

ンチップ上のハンダパンプと接着しやすくするた めである。

次に、第1図に示したチップのパンプと第2図 に示したセラミック上のパンプとを、即ち各々の 对向電極同士を必滑する。

戚8図に示すように、各々の電極同士の位置合 せをおこなつたあと、フラヘンダを加熱格解して、 パンプ同士を格着する。

第4図に俗階後の各々のパンプ部の断面構成図 を示す。 

従来のこの方法において、禹密度実装を行り上 で、次のような欠点がある。

1 チップ上のパンプの数が数 100ヶ になつた場合 相対するセラミック基板上のパンプと欠陥なく、 全てのパンプが格滑し合うことは、低めてむつか しくなり歩留の低下をもたらす。更に1枚のセラ ミック基板上に多くのチップを同時に搭載する場 合、やはり各々のチップのパンプが完全にセラミ ック基板上のパンプと格着し合うことがむつかし く、歩留の低下をきたす。

パターンを形成する。この咲、ランド四の部分に 崩孔した図を示しているが、ランド以外の場所に 開孔部を設ける際は第2図に示したように、セラ ミック板の最上層に金銭膜のパターンを形成して、 すくなくとも開孔部は、金属膜による電導膜とし ておく、

**第5図に示すよりなレジストパターンを形成し** たのち、銅、ニッケル、クロムなどの金属を電気 メツキ法によつて、堆符し、その後レジスタ四を 除去する。レジスト度のの膜厚が十分にメッキ降 みに比べて厚い場合、第6図に示すような、金属 柱がセラミック上に形成出来る。次に必要に応じ て、メツ中部に熱処塩を施して焼鈍したあと、電 解放例えば銅の場合、りん酸などの溶液中で、強 世界を金属柱四と、平行平面板に印加して電解エ ツチングをおこなりと電解エッチングの条件と会 属柱の高さ、直径によつて先端の尖つた金属錐20° が形成される。その断面図を第7図に示す。

第7図に示すよりな金具錐 47が得られたあと、 金属歯に金などの酸化しにくい金属をりすくメッ 特開昭57-143838 (2)

更に、メモリデパイスのように数多くのチップ を一枚のセラミック基板上に搭載することがのぞ まれるものについても同様、完全なパンプ経着が おこなわれない限り不可能である。

以上のように、一枚のセラミック基板上に数百 ~苡千のパンプを俗潛して成る半導体装置につい ては、これまでのパンプ格着方法では、実用上不 可能で、何らかの改善が必要であつた。

これから述べる本発明は上記高密度実装の技術 的な課題を解析するために有効な手段を提供すべ ものであつて、その効果は極めて着るしい。以下、 弟 5 ~ 8 凶に示す実施例について説明する。 ﹏

チップ上のパンプ形成に関しては、第1回に示 すもの、つまり従来の方法によつて形成する。— 万相対する覚極は、次のような構造とする。一州 として、セラミック基板上に相対する電極を形成 する場合について述べる。

**ポ 5 図に示すように、セラミック基板切に外部** リード線は、スルーホールは、ランド日を形成し たのち、写真製版技術を用いて、レジスト展画の

キして、セラミック板上の対向電極の加工をおえ **る**。

次に、第8図に示すよりに、彼セラミック板の 単位とチップ上のパンプを位置合せして、加圧す ることにより、ハンダが軟かいため、尖つた金属 錐にパンプのハンダがくい込んだ形状で、位置止 めされる。との状態で高温中半田をリフローさせ るととによつてパンプ(6)と金属錐四'は電気的にも、 機破的にも良好な接触が得られる。

不発明は以上のようにセラミンク基板側の対向 単値を尖端の尖つた形状にすることによつて、パー ンプとの格着がより確実となつて、電気的にも、 做憾的にも良好な殺合が得られる以外に、特に、 **使来、位置決め後にハンダを辞破するまでのハン** ドリング時に、相互の位置がずれてしまうことが あつたが、との場合ハンダは金属錐に食い込んで いるので位置すれの心配がない。

使来は、格滑のためにフラックスなどを使用し ていたが本方法によると、それは不必要となつて シリコンチップ装面の滑浄さが保たれて、デバイ

イスの信頼性向上が期待される。

又、各チップのパスプ は低の格着が完全に行なわれることから、一セラミック基板上に数多くのチップを搭載することが可能となつて、高密度の実装が限りなく可能となる効果がある。なお上記方法は単に半導体装置に限ることなく、コンデンサや抵抗体をセラミック器板上に並べて格滑接続するものにも応用される。


また、尖端の尖つた電極を形成するのに、本発明の例として電解メッキによる円柱形成後の電解 研摩による円錐の形成を例示したが、その他の方 法例えばブラズマエッチング、イオンエッチング による方法などによつで形成しても差支えない。 4. 図面の簡単な説明

第1図は半導体チップ上のパンプ形成図、第2 図はセラミック基板上のパンプ形成図、第8図は 半導体チップとセラミック基板との位置合せ状態 図、第4図は同格着後の模式断面図、第5~7図 は本発明による電極形成のためのプロセス図、第 8図は本発明による半導体チップとセラミック基 特開昭57-143838(3)


板の塔塘後の模式町面図である。


(1) シリコン基板、(2) 絶破膜、(3) 接合部、(4) A & 電極、(5) 銅、クロム膜、(5) 鉛、縞ハンダバンブ、(4) セラミック基板、ロスルーホール、ロ外部リード、49 金属膜配線度、ロランド、49 金属膜配線度 の剣、クロム膜、四分、端ハンダバンブ、四レジスト膜、四金属円柱、四金属離。


代理人 5 對 佰 - (外1名)











## 特開昭57-143838 (4)

第7図

